# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

62-076734

(43) Date of publication of application: 08.04.1987

(51)Int.CI.

H01L 21/76 H01L 27/08

(21)Application number : **60–216833** 

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

30.09.1985


(72)Inventor: TAKESHITA YUJI


# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57)Abstract:

PURPOSE: To sufficiently separate elements in narrow width by forming recesses on a substrate having holes of a thick insulating film, exposing the substrate on the bottom of the recesses, filling epitaxial layer in the recesses and holes. thereby providing an element on the epitaxial layer.

CONSTITUTION: A thermal oxide film 12 of approx. 104Å is formed on a P-type Si substrate 11, etched by RIE to form holes 13, and recesses 13' are then formed on the substrate 11. The entirety is thermally oxidized to cover the bottoms of the recesses and the side wall with oxide films 14 in such a manner that the thickness is selected in the degree making withstand voltage capable of preventing





it from latching up. Then, the films 14 on the bottoms are removed by RIE, the recesses are completely buried with epitaxial layer 15 to bring the upper surface into coincidence with the film 12. Thereafter, an element is formed on the layer 15 by a normal method. According to this configuration, even if the width 12a of the element separating film is reduced, sufficient separating characteristic can be obtained.

# (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開昭62-76734

(43)公開日 昭和62年(1987) 4月8日

(51) Int. Cl. <sup>5</sup>

識別記号

FΙ

HO1L 21/76

27/08

102

審査請求 有 請求項の数1 (全5頁)(7)

(21)出願番号 特願昭60-216833

(22) 出願日 昭和60年(1985) 9月30日

(71)出願人 000000307

株式会社東芝

東京

(72) 発明者 竹下 祐二

\*

### (54) 【発明の名称】半導体装置の製造方法

## (57)【要約】

【目的】微小構成で十分な素子分離が可能な素子分離法 を含む半導体装置の製造方法を提供する

【効果】素子分離絶縁膜の幅が小さくても十分な分離持性を得ることができ、高集積化が可能となる

【産業上の利用分野】MOS型集積回路装置における素子分離法に係る

【特許請求の範囲】

【発明の詳細な説明】

【図面の簡単な説明】

請求の範囲テキストはありません。

詳細な説明テキストはありません。

図面の簡単な説明テキストはありません。

⑩ 日本国特許庁(JP)

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭62-76734

⑤Int Cl.⁴

識別記号

庁内整理番号

⑩公開 昭和62年(1987)4月8日

H 01 L 21/76 27/08

102

M-7131-5F 6655-5F

審査請求 有 発明の数 1 (全5頁)

母発明の名称

半導体装置の製造方法

②特 頭 昭60-216833

四出 願 昭60(1985)9月30日

⑫発 明 者 竹 下 祐

大分市大字松岡3500番地 株式会社東芝大分工場内

⑩出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

砂代 理 人 弁理士 佐藤 一雄 外2名

#### 明細書の浄豊(内容に変更なし)

明

細

拱

1. 発明の名称 半導体装置の製造方法

#### 2、特許請求の範囲

1. シリコン基板表面に厚い第1の酸化版を 形成する工程と、

この第1の酸化膜を素子形成領域のみ除去するようにパターニングする工程と、

このパターニングされた第1の酸化膜をマスクとして異方性エッチングにより前記シリコン基板をエッチングし、四部を形成する工程と、

全体を機化し、前記四部表面に第2の酸化膜を 形成する工程と、

要方性エッチングにより前記四部底面上の前記第2の酸化膜を除去してシリコン基板面を露出する工程と、

この露出したシリコン基板面上に選択的にエピタキシャル成長層を前記第1の酸化膜表面と同じ高さまで成長させる工程と、

前記エピタキシャル成長層表面に半導体素子を 形成する工程と、

を備えた半導体装置の製造方法。

2. 異方性エッチングが反応性イオンエッチングである特許請求の範囲第1項記載の半導体装置の製造方法。

3. 発明の詳細な説明

(発明の技術分野)

本発明は半導体装置の製造方法に関するもので、 特に高集積化された半導体装置に使用されるもの である。

(発明の技術的背景とその問題点)

MOS型集値回路装置における素子分離法としては窒化膜を耐酸化膜として使用する選択酸化法が広く用いられている。しかしながら、酸化時のパターン変換差によるパーズピーク等の問題があるため、配線幅2μm以下の微小素子には不十分であり、種々の改良あるいは種類の異なる素子分離法が開発されつつある。

### 特開昭62-76734(2)

このような種類の異なる素子分離方法としては第1にトレンチ分離法、第2に選択エピタキシャル成長法、第3に絶縁板上に単結晶シリコン暦を形成するSOI(Silicon On Insalator)法等が考えられている。

このうち、SOI法は将来の三次元ICに結び つく有用な技術ではあるが現在は未だ実用化の域 に達していない。

次に、トレンチ分離法はシリコン財板に満(トレンチ)を形成し、これに絶縁物を埋め込んで素子分離絶縁膜とする方法である。

この方法によれば、素子問分離をほぼ完全に行なうことができ、特にラッチアップ耐量の大きいCMOS構造を実現することができる等優れた特性を有している。

しかし、この方法では形成した前の中に絶縁物を隙間なく埋めることが困難で、特に深い溝の場合に著しい。このため溝にテーパを付ける等の技術が開発されているが、製造工程の複雑化を招いている。

CMOS構造を形成する様子を示す工程別素子断面図である。

これによれば、p型不純物が高調度に拡散され たシリコン異板を用い、シリコン酸化脱2を形成 後、間口部3を形成し(第4図(a))、この開 口部3内に第3回で説明したのと同様の方法を用 いてエピタキシャル成長顧5を形成し、さらにロ ウェルとなる部分にはリン、ヒ素等の n 型 不 純 物を注入してnウェル6とする(第3図(b))。 次に両エピクキシャル成長閣5.6の表面にケー ト酸化膜を形成した後、多結晶シリコン等による ゲート電極 7 を形成し、これをマスクとしてD。 エピタキシャル成長層5中にリン、ヒ素等のロ型 不純物を注入、拡散してソース、ドレイン領域と なる n 型 不 絶 物 高 濃 度 拡 散 領 域 3 を 形 成 し て n チ ャネルMOSトランジスタとし、また、nウェル 内にホウ素等のD型不頼物を注入、拡散してソー ス、ドレイン領域となるの型不純物高濃度拡散領 域 9 を形成してDチャネルMOSトランジスタと する(第4図(こ))。

第3図に選択エピタキシャル成長法による素子 分離の形成工程を示す。

まず、シリコン基板1の上に厚さ約5000~ 10000人のシリコン酸化胶2を熱酸化等により形成し、素子形成領域の酸化膜を反応性イオンエッチング(RIE)等によって選択的に除去してシリコン基板1の表面が露出した間口部3を形成する(第3図(a))。

次に、全体にシリコン窒化版4を約1000人の厚さに形成し(第3図(b))、反応性スパッタエッチングによって酸化膜2および開口部3内のシリコン基板1表面に形成された窒化膜を除去する(第3図(c))。

次に例えばSiH2 C l 2 ・H2 ・HCL系でのエピタキシャル成長を行なうと、適当なエピタキシャル成長条件下ではシリコン酸化験上にはシリコン圏が成長セザ、シリコン基板上にのみシリコン単結晶が成長し、開口部3がこのエピタキシャル成長隔5によって埋め込まれる(第3図(d)第4図は選択エピタキシャル成長法により

このような選択エピタキシャル成長法では絶縁 膜間をシリコンエピタキシャル層で完全に埋めこ とができ、かつ表面を完全に平坦化することがで きる点で優れている。

#### 特開昭62-76734(3)

(発明の目的)

本発明はこのような問題点を解決するためなされたもので、微小構成で十分な新子分離が可能で 高集積化が可能な素子分離法を含む半導体装置の 製造方法を提供することを目的とする。

#### (発明の概要)

上記目的達成のため本発明にかかる半導体装置のためは、シリカ技にがあると、シリカ技にのでは、シリカと、このでは、シリカとののでは、シリカとののでは、カルカーののでは、カルカーののでは、カルカーののでは、カルカーののでは、カルカーののでは、カルカーののでは、カルカーののでは、カルカーので

するように選択される。

この状態でR J E 法でエッチングを行なうと溝の底部の酸化膜および素子分離用酸化膜 1 2 の上面の酸化膜が除去され、血部および開口部 1 3 ″となる(第 1 図(d))。

次に前述したようなエピタキシャル条件を用いると凹部および間口部13″の内部でエピタキシャル成長届15が選択的に形成され、海内を完全に埋める(第1図(e))。このときエピタキシャル成長暦15の上面が酸化級12の上面と一致するようにする。

第2図は第1図(c)の状態においてエピタキシャル成長圏15の表面に半導体素子を形成した 結果を示したものである。

このような構造はまずエピタキシャル成長時に p型となっている左側のエピタキシャル成長時 15をマスクしておき、右側のエピタキシャル成 長層15にリンまたはヒ紫等のn型不純物を注入、 拡散してnウェル16とする。次に、両エピタキ シャル成長層15および16の表流を熱酸化して えており、高集積化を達成できる。

(発明の実施例)

以下、図面を参照しながら、本発明の一実施例を詳細に説明する。

第1図は本発明にかかる半導体装置の製造法の 一実施例を示す工程別素子断面図である。

・続いて全体を熱酸化すると満部13′の底部および側壁に酸化設14が1000~3000Aの厚さで形成される(第1図(c))。この酸化膜の厚さはラッチアップを防止できる絶縁耐圧を有

ゲート酸化脱を形成し、その上に多結点シリングをCVD法等により単積し、これをパターニングしてゲートででは、アを形成してカートででは、アクートでは、アクートでは、アクートでは、アクートでは、アクートでは、アクーンでは、アクトンでは、アクーでは、アクでは、アクーンでは、アクーンでは、アクーンでは、アクーンでは、アクーンでは、アクーンでは、アクーンでは、アクーンでは、アクーンでは、アクーンでは、

第2図に示されるようにエピタキシャル成長所は酸化粧12の厚さ t<sub>1</sub> を超える十分な深さが得られるため、ロウェルの深さり<sub>1</sub> はエピタキシャル成長層の深さよりもΔ×″だけ少なくてすみ、両トランジスタ間の分離酸化膜12aの下には選しない。このため素子分離が完全で酸化膜12aの幅y<sub>1</sub> を減少させることができ、高集積化が可能である。

以上の実施例においては厚い酸化膜のエッチン

## 特開昭62-76734(4)

グ、基板凹部の形成、凹部底部の酸化膜の除去に それぞれ反応性イオンエッチングを用いているが、 他の異方性エッチング、例えば反応性スパッタエ ッチング等を使用することができる。

また実施例ではCMOS型トランジスタを形成しているが、単チャネルトランジスタより成る集積向路であってもよい。

### (発明の効果)

以上のように、本発明によれば厚い絶縁膜をパターニング後その側口部下の基板に四部を形成し、その四部底面の基板表面を露出させた後に選択エピタキシャル層で凹部および厚い酸化膜の間口部を埋め込み、この選択エピタキシャル層表面に素子を形成するようにしているので、素子分離絶縁膜の幅が小さくても十分な分離特性を得ることができ、高集額化が可能となる。


#### 4. 図面の簡単な説明


第1図は本発明にかかる半導体装置の製造方法を示す工程別素子虧面図、第2図は本発明を適用

して形成したCMOS型半導体装飾の構成を示す 液子断面図、第3図は従来の選択エピタキシャル 成長法による製造方法を示す工程別素子断面図、 第4図は選択エピタキシャル成長法によってCM OS型半導体装置を製造する様子を示す工程別素 子版面図である。


1. 11…シリコン基板、2, 12…厚い酸化膜、3, 13…間口部、4. 14…酸化膜、5. 15…エピタキシャル成段層、16…カウェル、7, 17…ゲート電極、8, 9, 18, 19…不純物拡散器。


出願人代理人 佐 藤 一 錐





第2図





昭和60年10月28日

特許庁長官 宇賀道郎 殿

1 事件の表示

昭和60年 特許 願 第216833号

2 発明の名称

半 導 体 装 置 の 製 造 方 法

3 補正をする者

事件との関係 特許出願人

(307) 株式会社 斑 芝

4 代 理 人

東京都千代田区丸の内三丁目2番3号 電話東京 (211)2321大代表

6428 弁理士 佐 藤 一

5 補正命令の日付

一般 和 年 日曜年 日 (発送日 昭和 年 月 日)

6 補正により する発明の声待言

7 補正の対象

明粗智

8 補正の内容

明柳書の浄書(内容に変更なし)

方式 👝